850301 Digitaltechnik und Halbleiterschaltungsentwurf

Wintersemester 2014/2015 | Stand: 13.02.2015 LV auf Merkliste setzen
Institut für Mechatronik Institut für Mechatronik
Dr.-Ing. Thomas Ußmüller Dr.-Ing. Thomas Ußmüller, +43 512 507 62730
850301
Digitaltechnik und Halbleiterschaltungsentwurf
VU 4
5
Block
jährlich
Deutsch

 

Grundlagen der Digitaltechnik, Kombinatorische Logik und Grundschaltungen, Logikgatter, KV-Diagramm, Flip-Flops, synchrone und asynchrone Zähler, Integrierte Schaltkreise,  D/A und A/D Umsetzer, Schaltungsentwurf (synchrone/asynchrone sequentielle Logik), Application Specific Integrated Circuits- PLDs (PAL, GAL, PROM, FPLA), Complex Programmable Logic Devices (CPLD, FPGA)

Beurteilung aufgrund von regelmäßigen schriftlichen und/oder mündlichen Beiträgen der Teilnehmerinnen und Teilnehmer.

Lehrveranstaltungsprüfung gemäß § 7 Satzungsteil, Studienrechtliche Bestimmungen

Wird im Rahmen der ersten Lehrveranstaltung besprochen.

https://lms.uibk.ac.at/url/RepositoryEntry/3727360021
07.10.2014
Gruppe 0
Termine dieser Gruppe als iCalendar (.ics) exportieren
Hilfe
Datum Uhrzeit Ort
Di 07.10.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 14.10.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 21.10.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 28.10.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 04.11.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 11.11.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 18.11.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 25.11.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 02.12.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 09.12.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 16.12.2014
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 13.01.2015
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 20.01.2015
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 27.01.2015
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 03.02.2015
 15.15 - 18.30 HSB 8 HSB 8 Barrierefrei
Di 17.02.2015
 15.00 - 18.00 HS D (Technik) HS D (Technik) Barrierefrei Prüfung